CPU

把开源乱序核推到 105 MHz：一次跨阶段组合桥的流水化重构

功能全过不等于时序收敛。在 2026 年龙芯杯的 LA32R 三发射乱序核上，105 MHz 下唯一不收敛的路径，是提交段重定向到前端取指地址的跨阶段组合桥。一次 42 行的网表改动，把 setup WNS 从 −0.098 ns 拉到 +0.035 ns。